中断处理程序

一、中断处理程序的严格定义

中断处理程序（Interrupt Service Routine, ISR）是操作系统内核中专门响应和处理中断事件的代码模块，其本质是硬件中断信号触发后，CPU自动跳转执行的固定入口函数。

• 形式化定义：
  当硬件或软件产生中断信号时，CPU通过中断向量表（Interrupt Vector Table）定位到预先注册的ISR地址，并切换至特权模式执行该程序。例如，x86架构中，中断向量表是一个包含256个表项的数组，每个表项指向一个ISR的入口地址。

二、中断处理程序的体系结构地位

1. 在操作系统中的层级

• 核心态（Kernel Mode）组件：
  ISR运行于CPU的最高特权级（如x86的Ring 0），可直接访问硬件寄存器和内核数据结构，属于操作系统内核的底层硬中断处理层。
• 中断机制的核心实现：
  它是中断机制（Interrupt Mechanism）的软件实现主体，与中断控制器（如APIC）、中断描述符表（IDT）共同构成完整的中断响应体系。

2. 与异常处理程序的关系

• 严格区分中断（Interrupt）与异常（Exception）：
  • 中断：异步事件（如I/O完成、定时器触发），由外部硬件发起；
  • 异常：同步事件（如除零错误、缺页异常），由指令执行引发。
    两者均通过中断向量表分发，但异常处理程序需额外处理错误码压栈、指令重启等问题。

三、中断处理程序的执行流程

1. 中断响应阶段

1. 硬件自动保存上下文：
   CPU将标志寄存器（EFLAGS）、代码段寄存器（CS）、指令指针（EIP）压入内核栈，确保后续恢复执行流。
2. 中断号获取与向量计算：
   从中断控制器（如PIC或APIC）读取中断号（如键盘中断为IRQ1，对应中断号33），计算ISR入口地址。
3. 特权级切换：
   若当前处于用户态（CPL=3），CPU自动切换到内核栈，并加载内核态段寄存器值。

2. 中断处理阶段

1. 高级可编程中断控制器（APIC）应答：
   向APIC发送EOI（End Of Interrupt）信号，解除中断屏蔽。
2. 共享中断处理（可选）：
   对于共享中断线（如PCIe设备），依次调用所有注册的ISR，通过request_irq()注册的共享中断处理链表实现。
3. 关键操作执行：
   • I/O设备状态读取：如读取硬盘控制器状态寄存器，确认DMA传输完成；
   • 软中断（Softirq）或任务队列（Tasklet）调度：将耗时操作延迟到下半部处理；
   • 唤醒等待队列：如读取字符设备缓冲区满后，唤醒wait_event()阻塞的进程。

3. 中断返回阶段

1. 上下文恢复：
   通过iret指令弹出EIP、CS、EFLAGS，恢复被中断的执行流。
2. 抢占式调度检查：
   若中断返回前发生调度标记（如reschedule被置位），则触发上下文切换。

四、中断处理程序的关键特性

1. 原子性与不可抢占性

• 原子执行要求：
  ISR必须在关中断上下文（atomic context）中执行，期间禁止同一CPU上的中断嵌套（可通过spin_lock_irqsave()实现）。
• 例外情况：
  快速中断（FIQ，ARM架构）允许更高优先级中断抢占，但需手动保存更多寄存器。

2. 性能约束

• 最小化执行时间：
  ISR应仅完成紧急操作（如ACK硬件中断），耗时任务通过软中断、工作队列（Workqueue）异步处理。例如，网卡驱动的ISR仅清理硬件队列并触发NAPI（New API）软中断。
• 硬实时风险：
  长时间ISR可能导致系统失去响应，违反硬实时系统的截止时间（Deadline）要求。

3. 重入性与并发问题

• 单次执行保证：
  同一ISR在单CPU系统上不可重入，需通过spinlock保护共享数据；SMP系统中可通过中断绑定（如irqset_affinity()）避免并发。

五、中断处理程序的典型应用场景

1. 设备驱动中的中断处理

• 示例：字符设备读取

  // 简化的伪代码
  void serial_isr() {
      char data = read_register(UART_RBR); // 读取接收缓冲区
      if (data == '\n') {
          wake_up_interruptible(&tty_wait); // 唤醒等待队列
      }
      schedule_work(&process_data_work); // 调度下半部处理
  }
  

  此ISR仅完成数据读取和唤醒操作，实际数据处理由工作队列异步执行。

2. 时钟中断与时基管理

• 周期性时钟中断：
  每个CPU核心的本地定时器（Local APIC Timer）定期触发时钟中断（如每10ms一次），更新jiffies计数器，驱动进程调度和时间片管理。

3. 异常处理与错误恢复

• 缺页异常（Page Fault）：
  当进程访问未映射虚拟地址时，触发#PF异常，ISR调用do_page_fault()分配物理页框并建立页表映射，实现虚拟内存按需加载。

六、常见误区与纠正

1. 误区：ISR可以睡眠

• 错误场景：
  在ISR中调用copy_from_user()（可能引发缺页）或kmalloc()（GFP_KERNEL分配标志）。
• 后果：
  内核会触发BUG_ON(in_interrupt())并崩溃，因睡眠操作需切换到进程上下文。
• 正确做法：
  使用原子上下文兼容的API（如kmalloc(..., GFP_ATOMIC)），或通过工作队列延迟操作。

2. 误区：中断号与IRQ编号等价

• 历史差异：
  在x86 PIC模式下，IRQ0-15对应中断号32-47（因前32个保留给异常），而APIC模式下中断号可动态配置。
• 现代系统：
  ACPI MADT表描述了GSI（Global System Interrupt）到APIC ID/Vector的映射，需通过irq_desc动态管理。

3. 误区：所有中断都需立即处理

• 正确实践：
  对于高频率中断（如网卡收包），采用NAPI机制（New API）结合轮询与中断，减少上下文切换开销。例如，Linux的net_rx_action软中断处理网络包。

七、总结：中断处理程序的地位与作用